logo elektroda
logo elektroda
X
logo elektroda
Advanced Search
logo elektroda

TCL 50P615 TV VGH/VGL Voltage Oscillation Issue on Integrated Mainboard – Causes and Fixes

Ask a question on the Forum

User question

PLACA TV TCL 50P615 VGL E VGH OSCILANDO DE 30V VGH PARA 10V MENOS VGL COM O DISPLAY CONECTADO E COM O DISPLAY DESCONECTADO DA PLACA ESSA TV É UMA PLACA SÓ FONTE PRINCIPAL E T.COM TUDO EM UMA SÓ PLACA EU ACHO QUE NÃO DISPLAY

Artificial Intelligence Response

Direct answer to the question

  • A oscilação de VGH (~+30 V caindo para ~+10 V) e VGL (negativo) tanto com o display conectado quanto desconectado indica defeito no circuito gerador dessas tensões na própria placa principal (mainboard com T‑CON integrado), e não no painel.
  • Alvos mais prováveis: capacitores de filtro (MLCC/eletrolíticos) em VGH/VGL com fuga/curto intermitente, diodo(s) retificador(es) da elevação/inversão, indutor fatigado/saturando, rede de feedback alterada ou o CI PMIC/DC‑DC do “panel power” degradado.
  • Próximo passo: isolar e testar o estágio VGH/VGL, confirmando 12 V/5 V de entrada estáveis, checar EN/PWR_GOOD do PMIC e localizar componente que força o conversor a entrar em “hiccup”.

Detailed problem analysis

  • O que são essas tensões:

    • VGH (Gate High) tipicamente +24…+32 V.
    • VGL (Gate Low) tipicamente −6…−12 V.
    • AVDD (fonte dos source drivers) tipicamente +12…+16 V.
    • VCOM tipicamente +5…+9 V (referido ao GND). Essas saídas são geradas por um PMIC DC‑DC multi‑saída (boost para AVDD/VGH e inversor/buck‑boost para VGL), alimentado por 12 V (ou 5/12 V, conforme revisão) e habilitado por um sinal PANEL_EN/VON_EN vindo do processador.

  • Por que oscila mesmo sem o painel:

    • Quando há sobrecorrente/falha de regulação interna, o PMIC desliga e tenta religar periodicamente (hiccup mode). Se o flat do painel está fora e as tensões continuam pulsando, a causa está no próprio estágio da placa (fuga/curto nos filtros, retificador, indutor, rede de FB ou o próprio CI), ou o EN está sendo “puxado” para baixo por PWR_GOOD falhando.

  • Itens que mais causam esse sintoma:

    1. MLCC de 0,1–2,2 µF e/ou eletrolíticos/TPOS de 10–100 µF nas linhas VGH/VGL com ESR elevado ou fuga (não estufam; falham em curto intermitente).
    2. Diodo Schottky do boost (VGH/AVDD) ou do inversor (VGL) com fuga térmica.
    3. Indutor do boost trincado/saturando (RDC alterada; aquecimento rápido nos pulsos).
    4. Divisor resistivo de feedback alterado (FB “enxerga” tensão errada → OVP/UVP).
    5. PMIC (power para T‑CON) com gate driver degradado.
    6. MOSFETs/“gates” de habilitação VON/VOFF (chaves analógicas) vazando.
    7. Pré‑regulador/“switch” de 12 V da seção do painel instável (se 12 V_PANEL oscila, a raiz é a montante).

  • Como diferenciar “hiccup por proteção” de “EN sendo cortado pelo SoC”:

    • Meça no pino EN do PMIC:
    • EN alto e estável, mas VGH/VGL serrilhando: proteção do PMIC (corrente/FB).
    • EN pulso a cada 100–500 ms: o SoC está desabilitando por falha em PWR_GOOD/FAULT. Siga a linha PGOOD/FLT do PMIC até o SoC.

Current information and trends

  • Em TVs TCL série P6/P615 é comum a arquitetura monoboard onde AVDD/VGH/VGL/VCOM são gerados na mainboard; falhas recorrentes concentram‑se em MLCCs de VGH/VGL e no PMIC multi‑saída da seção “Panel Power”.
  • Tendência atual em fabricantes: maior integração na mainboard e uso de PMICs com OVP/OCP agressivos; qualquer fuga leve nas saídas já força hiccup, reproduzindo exatamente o que você observa.

Supporting explanations and details

  • Valores de referência úteis (orientativos; podem variar por painel):
    • AVDD: 12–16 V; ripple < 50–100 mVpp.
    • VGH: 26–32 V; queda instantânea para ~10–15 V durante hiccup.
    • VGL: −6 a −12 V; invertido, acompanha a pulsação.
    • VCOM: 5–9 V estável; se VCOM some ou oscila, o PMIC inteiro está entrando em proteção.
  • Testes a fazer (ordem recomendada):
    1. Verifique se a linha 12 V que alimenta o “panel power” está estável (sem serra). Se oscila, verifique o MOSFET de comutação/limitador e o conversor primário.
    2. Painel desconectado e também com os jumpers/ferrites para o FPC levantados (se existirem marcadores VGH/AVDD/VGL perto do conector). Isso elimina qualquer influência residual da borda do conector.
    3. EN/PGOOD do PMIC no osciloscópio. EN deve ficar alto fixo; PGOOD deve subir e permanecer alto. PGOOD baixo/pulsante indica proteção ativa.
    4. Impedância com o equipamento desenergizado:
      • VGH→GND e VGL→GND em ohmímetro: deve dar alta resistência (kΩ/MΩ). Leitura muito baixa ou assimétrica em diodo mode sugere MLCC em fuga/curto.
    5. Substitua preventivamente os capacitores de saída:
      • VGH: eletrolítico/TPOS 22–47 µF/50 V + MLCCs 0,1–1 µF/50 V.
      • VGL: 22–47 µF/35–50 V (atenção à polaridade/voltagem reversa) + MLCCs 0,1–1 µF/50 V.
      • Prefira ESR baixo, 105 °C.
    6. Teste dos diodos:
      • Diodo do boost (VGH/AVDD): queda ~0,15–0,3 V em diodo mode (Schottky). Qualquer inversão/vazamento → trocar.
      • Diodo do inversor (VGL): mesmo critério.
    7. Indutor(es): meça RDC e integridade mecânica; compare com peça similar. Indutor rachado esquenta nos pulsos e derruba VGH.
    8. Rede de feedback: confirme valores do divisor (FB para AVDD e VGH/VGL). Resistor aberto/driftado causa OVP/UVP.
    9. Se tudo acima ok: substitua o PMIC (conversor multi‑saída). Reflow raramente resolve de forma duradoura; troque por peça nova equivalente.
  • Técnicas úteis:
    • Fonte de bancada limitada a corrente: injetar +10…12 V no nó AVDD através de resistor de 100 Ω apenas para ver consumo/temperatura local e localizar MLCC quente (câmera térmica/álcool isopropílico). Para VGH/VGL não injete diretamente tensões altas; identifique antes o caminho via diodo/indutor.
    • Série de 10–22 Ω temporário na saída VGH: se a oscilação reduzir e algum componente “dedo quente” aparecer, achou o sumidouro de corrente.

Ethical and legal aspects

  • Segurança elétrica: a placa opera com alta tensão no primário e com trilhas de até ~30 V no secundário; risco de choque e dano ao painel. Trabalhe com isolação, ESD e lâmpada série/VARIAC quando aplicável.
  • Garantia e compliance: intervenções anulam garantia. Siga normas ESD/IPC para retrabalho SMD.

Practical guidelines

  • Check-list rápido de campo:
    • 12 V_PANEL estável.
    • EN alto constante; PGOOD não pulsante.
    • Troca de todos os capacitores de VGH/VGL/AVDD por peças 105 °C ESR baixo.
    • Teste/substituição dos Schottkys e verificação do indutor.
    • Conferência/recuperação da rede de FB.
    • Se persistir, troca do PMIC de “panel power”.
  • Alternativa econômica: substituição da mainboard completa, se o custo e a disponibilidade compensarem frente ao tempo de diagnóstico.

Possible disclaimers or additional notes

  • Sem o código exato da placa (part number), não é possível citar o PMIC específico nem o layout exato dos pontos de teste; revisões diferentes mudam o roteamento e a cadeia de habilitação.
  • Em alguns casos raros, o SoC reinicia por outra falha e derruba EN; por isso a medição do EN/PGOOD é crucial para não trocar componentes à toa.

Suggestions for further research

  • Forneça:
    • Part number impresso na PCB (ex.: “40-xxxxxx-…”) e fotos nítidas da área do “panel power”.
    • Tensões medidas em: 12 V_PANEL, AVDD, VGH, VGL, VCOM, EN e PGOOD (com e sem o cabo do painel).
  • Consulte o datasheet do PMIC identificado na placa para limites de OVP/OCP e topologia de referência (facilita achar FB, COMP, SW, BOOT, etc.).
  • Use câmera térmica ou spray congelante para acelerar a localização de MLCC/diodo em fuga.

Brief summary

  • O sintoma descrito, presente com o display desconectado, aponta para falha no gerador de VGH/VGL/AVDD da mainboard integrada, não no painel.
  • Priorize verificar: estabilidade de 12 V, EN/PGOOD, capacitores de saída (troca preventiva), diodos Schottky, indutor e rede de feedback. Persistindo, substitua o PMIC da seção “panel power”.
  • Envie o código da placa e as leituras de EN/PGOOD para orientar pontos exatos de teste e possíveis equivalentes do CI.

User question

How do I disable protection in the Vcon panel?

Artificial Intelligence Response

Direct answer to the question

  • Do not disable VCON/V-ON protection. In modern LCD/TV mainboards the VCON (often VCOM) and V-ON/VGH rails are generated by a panel-PMIC with built‑in OVP/OCP/UVP and hiccup/auto‑restart. Those protections are integral to the IC and are not meant to be bypassed. Forcing them off risks burning the PMIC, damaging the panel, and creating a fire hazard.
  • The correct path is to diagnose and fix the fault that is tripping protection (most commonly a leaky/shorted MLCC or a bad Schottky diode on VGH/VGL/AVDD), not to defeat protection.
  • If you meant a different product by “Vcon panel,” please provide the exact device/model. In TV/display electronics “VCON” is commonly the VCOM/common-voltage rail, and “V-ON” (VGH) is the positive gate rail.

Detailed problem analysis

  • What the protection is doing
    • Panel PMICs generate multiple rails: AVDD (~12–16 V), VGH/V-ON (~22–32 V), VGL/V-OFF (−6 to −12 V), and VCOM/VCON (~4–9 V). They monitor current and voltage with on‑die comparators. When a rail overcurrents, overshoots, or its feedback pin reads out of range, the PMIC shuts down, waits, and retries (hiccup). Cycling VGH (for example 30 V to 10 V) with the panel disconnected indicates the PMIC is protecting against a board‑level fault.
  • Why you should not bypass
    • The OCP/OVP comparators and thermal shutdown are inside the die; defeating them forces the switch to deliver current into a fault. That can crater MLCCs, delaminate copper, or punch through the PMIC’s MOSFETs.
  • Likely root causes (descending probability on integrated T‑CON mainboards)
    • Leaky/shorted MLCCs on VGH/VGL/VCOM/AVDD rails (most common). DC bias, heat, and aging cause micro‑leakage that only shows under voltage.
    • Faulty Schottky/boost diode in the VGH step‑up or VGL charge‑pump/inverter path.
    • Cracked/saturated boost inductor (mechanical crack or overheated core).
    • Feedback divider drift/open on the affected rail, confusing the regulator.
    • Failed PMIC (least common; replace only after passives check out).
  • Theory of operation (for context)
    • VGH is typically produced by a boost from AVDD (inductor + diode + output cap). VGL uses a charge‑pump/inverter from the same switch node. VCOM is a buffered reference set by a DAC/op‑amp inside the PMIC and stabilized by a large, low‑ESR capacitor. Faults on any of these loads will trip OCP/OVP and pull PGOOD low, prompting system shutdown or re‑try.

Current information and trends

  • Modern panel power PMICs (Richtek, Silicon Mitus, Novatek, Chipone, TI, etc.) consolidate protections on‑die and seldom expose any “disable protection” pin. Where timing/soft‑start pins exist, they govern ramp behavior and hiccup timing, not a safe bypass. Industry practice in 2024–2026 is to troubleshoot at the rail/component level and to verify rails under current‑limited external excitation rather than override protections.
  • Service trends emphasize: replace suspect MLCC groups on VGH/VGL/AVDD first; verify diodes and inductor; only then swap the PMIC.

Supporting explanations and details

  • Expected measurements (panel disconnected)
    • 12V_PANEL input to PMIC: stable within ±5%.
    • EN (PANEL_EN/VON_EN): steady high (typically 3.3 or 5 V) once the main MCU commands power‑up.
    • PGOOD/FAULT: should go high after soft‑start; pulsing low indicates protection.
    • Resistance to ground (power off): VGH→GND, VGL→GND, VCOM→GND typically in the tens of kΩ to MΩ. Readings under ~1 kΩ suggest leakage/short on that rail.
  • Rail targets (typical; consult your board’s specs)
    • AVDD: 12–16 V; VGH: 22–32 V; VGL: −6 to −12 V; VCOM/VCON: ~½ AVDD (often 5–8 V). Ripple should be low (VCOM ripple <50 mVpp).
  • Common failure signatures
    • Warm/hot ceramic near the panel connector or boost inductor during brief power‑on.
    • Diode forward drop abnormally low (<0.1 V) or leaky reverse.
    • Inductor with cracked ferrite or unusual high DCR (>1–2 Ω).

Ethical and legal aspects

  • Deliberately defeating safety/protection may violate product safety certifications (e.g., UL/IEC 62368‑1) and can create fire/shock hazards. It also voids warranties and may contravene workplace safety policies. For customer equipment, you have a duty of care to repair to spec, not to operate with protections disabled.

Practical guidelines

  • Minimum‑risk diagnostic flow (panel disconnected) 1) Verify upstream supply:
    • Check 12V_PANEL with a scope for droop or oscillation. If unstable, repair the primary SMPS first. 2) Check control lines:
    • EN/PANEL_EN stable high; observe PGOOD/FAULT behavior. 3) Passive resistance checks (power off):
    • Measure VGH/VGL/VCOM/AVDD to GND. Any rail <1 kΩ: suspect leakage. 4) External current‑limited injection (to find the hot part)
    • Use a bench supply with current limit. Start low voltage. • AVDD: inject 5–8 V via a 100–220 Ω series resistor, 50–150 mA limit. • VGH: do not start at 30 V; start at 5–8 V through 330–470 Ω, limit 50–100 mA. • VGL: start at −3 to −5 V (if your supply supports bipolar) with 100 mA limit; otherwise only do resistance checks.
    • Use IPA/alcohol wash or a thermal camera to spot the component heating first. 5) Replace likely culprits in sets
    • MLCCs on the suspect rail: 0.1–2.2 µF/50 V (X7R/X5R) and any electrolytic/polymer 22–100 µF with adequate voltage/temp rating.
    • Schottky diodes in boost/inverter paths with same package and ≥ original V/I rating.
    • Inspect/replace the boost inductor with identical inductance and ≥ Isat. 6) Verify feedback network
    • Measure divider resistors from rail to FB pin against nominal values; reflow or replace if off‑value or cracked. 7) Only then consider PMIC replacement
    • Match the exact part and package; follow proper rework profile; clean and inspect for solder bridges. 8) Post‑repair validation
    • Power up with current limiting, confirm rail voltages and ripple, check PGOOD steady high, and ensure no abnormal heating. Reconnect panel and test image; verify that VCOM ripple remains within spec.

Possible disclaimers or additional notes

  • Some PMICs expose “SS/TIMER” or “DLY” pins that influence soft‑start and hiccup timing; manipulating them to prolong on‑time is not a safe fix and can mask the root cause while increasing stress.
  • Negative rail (VGL) testing requires care; many bench supplies cannot sink current safely. Prefer passive resistance checks unless you have bipolar instrumentation.

Suggestions for further research

  • Identify and share the exact board/TV or monitor model and PCB code; obtain the PMIC part number silk (microscope) to pull the correct datasheet and rail targets.
  • Review application notes for panel power PMICs (topics: boost/SEPIC for VGH, inverting charge‑pump for VGL, VCOM buffer stability).
  • Study MLCC DC‑bias and reliability effects in high‑voltage, low‑ESR rails to choose more robust replacements.

Brief summary

  • Disabling VCON/V-ON protection is neither supported nor safe; the protection is integral to the PMIC and is reacting to a real fault.
  • Use a structured diagnostic approach: verify inputs and control lines, measure rail resistances, current‑limit inject to find leaky components, replace suspect caps/diodes/inductor, confirm feedback network, and only then replace the PMIC.
  • If you can share the device model, PCB code, and a clear photo of the panel‑power area, I can help you pinpoint the likely parts and test points on your specific board.

Ask additional question

Wait...(2min)
Disclaimer: The responses provided by artificial intelligence (language model) may be inaccurate and misleading. Elektroda is not responsible for the accuracy, reliability, or completeness of the presented information. All responses should be verified by the user.
Report illegal content (Article 16 DSA)